微机原理及应用试卷总线周期名词解释

总线周期：cpu完成一次访问存储器或I/O接口的时间。一个总线周期包含4个时钟周期（T1~T4）。

指令周期：完成一次指令的时间。一个指令周期由一个或多个总线周期组成。

从而用新内容21代替PC原先的内容25。这样，下一条指令将不从25单元读出，而是从内存21单元开始读出并执行，从而改变了程序原先的执行顺序。

注意 执行“JMP 21”指令时，我们此处所给的四条指令组成的程序进入了死循环，除非人为停机，否则这个程序将无休止地运行下去，因而内存单元40中的和数将一直不断地发生变化。

两操作数相加：

第三个CPU周期主要完成取操作数并执行加法操作中。在此阶段，CPU完成如下动作：

(1)把地址寄存器中的操作数的地址发送到地址总线上。

(2)由存储器单元30中读出操作数，并经过数据总线传送到缓冲寄存器。

(3)执行加操作：由数据缓冲寄存器来的操作数可送往ALU 的一个输入端，已等候在累加器内的另 一个操作数(因为CLA指令执行结束后累加器内容为零)送往ALU的另一输入端，于是ALU将两数相加，产生运算结果为0+6=6。这个结果放回累加器，替换了累加器中原先的数0。

指令周期：完成一次指令的时间。一个指令周期由一个或多个总线周期组成。

总线周期：cpu完成一次访问存储器或I/O接口的时间。一个总线周期包含4个时钟周期（T1~T4）。

从而用新内容21代替PC原先的内容25。这样，下一条指令将不从25单元读出，而是从内存21单元开始读出并执行，从而改变了程序原先的执行顺序。

注意 执行“JMP 21”指令时，我们此处所给的四条指令组成的程序进入了死循环，除非人为停机，否则这个程序将无休止地运行下去，因而内存单元40中的和数将一直不断地发生变化。

扩展资料：

两操作数相加：第三个CPU周期主要完成取操作数并执行加法操作中。在此阶段，CPU完成如下动作：

(1)把地址寄存器中的操作数的地址发送到地址总线上。

(2)由存储器单元30中读出操作数，并经过数据总线传送到缓冲寄存器。

(3)执行加操作：由数据缓冲寄存器来的操作数可送往ALU 的一个输入端，已等候在累加器内的另 一个操作数(因为CLA指令执行结束后累加器内容为零)送往ALU的另一输入端，于是ALU将两数相加，产生运算结果为0+6=6。这个结果放回累加器，替换了累加器中原先的数0 。

参考资料来源：百度百科-指令周期

指令周期:完成一次指令的时间。一个指令周期由一个或多个总线周期组成。
总线周期:cpu完成一次访问存储器或I/O接口的时间。一个总线周期包含4个时钟周期（T1~T4）