首页
230问答网
>
verilog FPGA有条件模块调用的问题，急！
verilog FPGA有条件模块调用的问题，急！
2024-12-04 19:29:24
推荐回答（1个）
回答1：
你用always(*)，别用always @(select, data1_in, data2_in)，你的add_out都没在敏感列表里，怎么能输出
相关问答
最新问答
我板子里面有5V 3.3V 2.5V 1.2V 我的电源层是3.3V 然后我又分割电源层了 两个区域分别啊1.2V 和2.5V
我右眼0.3 左眼0.4 配眼镜应该是多少度？
河南人说普通话如何去掉河南口音？我一说普通话人家就说是河南人，很是郁闷。
魔力宝贝中骑士转正要什么条件?怎么转?
以基准价的5%为一个步距，有效投标报价每高于基准价5%的扣1分（不足5%不扣分）怎么用excel函数表示
MAYA展UV出问题了，解决不了，请高手赐教！有图！谢谢了！ 我用unfold展，怎么展成了碎片？怎么解决？
疯狂成语猜图答案大全
如何在国泰数据库查询我国上市公司股利分配方式
S7-1200和wincc通过OPC通讯，DB地址怎么添加
--Where✀s your father?---He_____Beijing for a week.
