1:verilog里可以 VHDL里不可以
2://单行注解 /*........*/多行注解
3:例如[3:0]表示4位宽 [5:1]表示5位宽 4'd10表示4位十进制数,为数不够左端补0 4'b0101表示4位2进制 其他进制类似
4:呃...不知道....
5:编译指导是啥,貌似当初我没学到.....只晓得编译..不知编译指导....
6:当然啦,越接近实际越好,不过不用最大,你买元件时要搞清清楚元件的各项参数调节和元件匹配的精度就可以,编程序为的就是下载到实际元件中,你设置的精度和元件能达到的精度越接近越好
回答最后一个吧。
因为仿真的过程其实是一个扫描的过程。根据精度进行扫描。
比如‘timescale 1s/1ns 意思就是在一个时间单位内(1s),扫描事件100万次,显然对于事件发生不是很频繁的情况,精度值太小了。如果精度改为1ms,那就是在1s内扫描事件1千次。可见精度值与时间单位相差太远会影响仿真速度。
1.一般可以
2.//或者/*........*/
3.先integer **, 然后用%m.n的方式,跟C差不多。缺省的尺寸和数基是多少???我也不知
4.不能吧
5.当然
6.好像是为满足DDC的精度
网站CSDN上有详细教程,不明白的可以多查
download.csdn.net
bukeyi
/* */
数基是10
6选适当的 不是最大