首页
230问答网
>
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
急求！
2024-12-02 17:07:11
推荐回答（1个）
回答1：
一个12进制计数器+一个60进制计数器+一个60进制计数器当分/秒计数器输出达到整点报时状态是输出报时信号。如果要代码的话，找我Q Q 聊
相关问答
最新问答
任何播放器播放视频无画面
爱普生R230打印机齿印问题 急急急急！！！！！！！！！！！！
离婚后，孩子归男方，离婚协议写明我不用出抚养费，我想孩子就去看，可前婆婆不只一次加我微信，她要干嘛
求一首英文歌 女唱的 开始是I I wan ti go 什么的
信用卡刷卡套现对信用有影响吗
人教版小学语文一到六年级有哪些鲁迅写的课文
我是农历1989年4月18日出生的，我是什么星座
明星常用的牙齿美白方法有哪些
离婚后怎么挽回前夫
石灰石生石灰熟石灰转化的化学式
