首页
230问答网
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
最新问答
Servlet容器如何同时来处理多个请求
政务oa系统有电子印章、签字的有app或者移动端么
办了临时身份证是不是要3天才能拿
跨专业考研准备
在事业单位工作十二年不签合同怎么赔偿
伤寒与伤风瘟病之区别？
易语言程序运行，怎么才能在任务管理器里面不现实看不见！
2018年7月注册的执业助理医师两年后可以考执业医师
谁知道和怪侠一枝梅差不多的电视剧啊50分
在Linux C语言下，可执行的Shell脚本文件与编译之后的C可执行文件的区别有哪些 ？
