首页
230问答网
>
请问如何在fpga开发中使用verilog语言将1hz信号变为100hz？有些什么方法？谢谢！
请问如何在fpga开发中使用verilog语言将1hz信号变为100hz？有些什么方法？谢谢！
2024-12-29 23:29:46
推荐回答（3个）
回答1：
说实话1HZ有点小，你试试全数字锁相环
回答2：
倍频锁相环
回答3：
是不可以实现的
相关问答
最新问答
cfg桩断桩处理后还需要做低应变检测吗
明道现在在干什么？
最近心情很不好，我和我前男友又在一起了，和他的故事很长，都能写小说了，不知道大家愿不愿意听
兴业银行买基金的一些问题
加拿大高中哪一所的英语课程不错?
win10更新一直卡在77% 怎么办啊，系统桌面也进不去
接手一个新公司的会计涉及多个行业用什么财务软件
今天去浦发银行激活卡，工作人员跟我说转账千块钱作为定期三个月后再反还为活期是什么意思？
羙丽如花解释是什么意思
高一数学集合部分的题，高手进！
