一个设计好的Verilog文件（即一个设计模块），如何在其他设计文件（顶层设计模块）使用？速度急！！！

2024-12-14 08:31:35

推荐回答（4个）

回答1：

这个的话只要在顶层文件中进行例化就可以使用了，一般verilog的教程上都有很多内容教例化方法的，你可以参考一下，有什么不明白的你可以具体点问我，这样问太笼统了

回答2：

假设那个module的名字是a，有三个port，a1,a2,a3，分别与w1,w2,w3相连，在上层中的名字叫i_a1, 则按以下格式调用
a i_a1 (.a1(w1), .a2(w2), .a3(w3) );

回答3：

你是曲师大的学生吧。告诉你我出的题你搜不到答案的。呵呵

回答4：

你去问秦文华吧（0.0）。。。。 file /creat/

一个设计好的Verilog文件（即一个设计模块），如何在其他设计文件（顶层设计模块）使用？ 速度 急！！！