在verilog中,相乘表达式能够综合吗?比如c=b*a能够综合成乘法器吗?若能综合,那综合出来的是什么乘法器

2024-12-22 23:01:02
推荐回答(2个)
回答1:

能综合啊,但不是很优化。
可以自己写,或者用fpga实现的话,有相应的ip核可以调用,厂商提供的ip核在速度、面积上都是最优化的。

回答2:

这种东西是不会自动综合成乘法器的

如果想要综合成乘法器,需要自己调用IP核去实现