请问一下FPGA的LUT到底是如何实现逻辑功能的。

我说下我的理解，LUT实际上是RAM结构，4输入实际是地址线，如果要实现与门组合逻辑，我们有两种做法：
1、用晶体管搭建与门结构电路，实现逻辑。
2、把真值表列出来11--1,10--0,01--0,00--0；然后对于LUT把输入11,10,01,00作为地址线，把1,0,0,0作为地址所对应的RAM存储空间的值，即11的地址所对应的存储空间存1,10的地址所对应的存储空间存0.……外部电路输入的信号接到LUT的地址线，对应的存储空间接到输出线，这样我们就用纯查找结构模拟了一个与门。

LUT是通过查表方式实现的，一个四输入的LUT就是一个16位的RAM，因为四输入的信号最多只有16种组合，每一种组合对应一种输出，就像给这个RAM一个地址一样。所以XILINX的四输入LUT是可以配置成一个16位的RAM的，所谓分布式RAM就是拿一些LUT组合成你所需大小的RAM。这种存储器适合小块的RAM，是对BLOCK　RAM的一个很好补充。

软件会计算逻辑代码，可以理解为映射成一张真值表~~把真值表直接放到LUT里面去~~LUT实际上也可以看做是ram~~~两与门和一个或门，比如A&B|C，那么是三输入一个输出，放到一个四输入LUT里面足够了~~