怎样设置Quartus II,使得每新建一个.v文件(Verilog设计文件),文件的开头自动生成模块的说明信息?

2024-12-19 12:31:47
推荐回答(2个)
回答1:

这个只能自己写,然后如果你想找个示意图的话 用自带的功能生成个图形文件。

回答2:

那个是自己写的吧,你确定有固定的模块吗?再说直接复制人家的前面的说明不就可以了么