首页
230问答网
>
verilog语言中assign out=enable? in:‘bz怎么理解
verilog语言中assign out=enable? in:‘bz怎么理解
2025-01-06 06:32:44
推荐回答（2个）
回答1：
这是个组合逻辑，当enable等于1的时候，out=in，当enable等于0的时候，输出高阻
回答2：
最好不要用这种写法，把'bz前面的数值写上。
相关问答
最新问答
我对女朋友很专一，但她却经常跟别的男人打电话。我受不了，说她也不听。没办法，我想私下找个好的，
退休人员领独生子女费去哪领？
有谁知道这个qq表情叫什么名字的!??!分不多..但是求帮忙..我找了很久都找不到
怎么向欠钱的朋友要账呢？怎么开口？
第十二届新概念作文获奖者出的书都有哪些?如题 谢谢了
感觉考试成绩对家长来说也像精神鸦片？
武汉高铁车站和武汉动车车站是一个车站吗？
使zmaker 文字动起来，请高手指点
求一份文学社新学年纳新 策划书 （规范＋详细，谢谢）
普陀区初三语文第一学期期末质量抽查试卷及答案
