Error (10170): Verilog HDL syntax error at fenpin.v(1) near text ";"; expect

2024-12-17 15:37:51
推荐回答(5个)
回答1:

你的verilog代码中的;号是中文的,改成英文的就行了

回答2:

不贴程序没法看

回答3:

Error (10170): Verilog HDL syntax error at main.v(1) near text ";"; expecting ".", or an identifier, or "*", or "/"这错误的原因

回答4:

把程序贴出来!或者再看看!语法出错了!看看哪个地方多了个分号或者少个个东西

回答5:

这应该是多打了一个分号吧 贴上代码