首页
230问答网
>
为什么我的顶层是verilog调用底层模块vhdl模块时管脚分配不是我的顶层模块的管脚啊
为什么我的顶层是verilog调用底层模块vhdl模块时管脚分配不是我的顶层模块的管脚啊
2024-12-15 07:15:05
推荐回答（1个）
回答1：
你要自己设置哪个文件是顶层文件的
右击那个文件，有设置为top的选项的
相关问答
最新问答
余姚市腾飞中空塑料模具厂怎么样？
核电对视力有要求吗?
我是高三艺术生，剩一个月该联考了，越画越差绝望了怎么办？
为什么企业认为我不合适？
《校园狂少》王婧喜欢郭飞宇！为什么作者给她那样的命运？她说“灰…他…”我心好痛。有续集？他们在一起
太平天国运动带有资产阶级革命性质吗？还是一场纯粹的旧式农民起义？
为什么身份证上的年龄比真实年龄小一岁？？有相同遭遇的人么，什么原因啊。。
沃尔玛储备干部怎么样？
读书记录卡怎么做?急!!!!!!!!!!!!
行政诉讼中被告未在法定期限提交答辩状会影响判决认定吗？
