verilog HDL 实现数字钟的代码;要求:分层次设计,实现24⼀12小时显示转换。数字钟时分秒皆可调;整点报时

还有暂停功能,闹钟功能;大神赶紧,求代码
2024-12-25 13:40:38
推荐回答(1个)
回答1:

A,B是23或60的计数变量,C,D是你的输出端。记得在实体进行声明。 下面放在PROCESS(ADD) IF (ADD'EVENT AND ADD='1') THEN A:=A+1; B:=B+1;U