频率为30M，周期为33ns,高电平宽度2-3ns。频率不高，可以接比较器，输入FPGA。FPGA倍频200m，应该可以写逻辑识别脉宽（还要考虑信号的上升时间，上升时间短抖动小）。。。。。如果用dsp，需要内部定时器具有PWM和信号检测功能，如出c2000等。但DSP的400M主频下，检波功能应该可以实现。注意输入要处理好，高频别衰减了
建议： 54.你信不信我一巴掌拍你墙上 抠都抠不下来
