用的是xinlinx fpga的板子吧，绝大多数 xilinx的内部逻辑，（也就是不是真正I/O端口的所有逻辑）都是不支持tristate的，你如果了解FPGA单元的原理就知道为什么了，所以编译综合的程序没办法，只能把你的tristate 用逻辑1替换掉了。你想实现tristate，就只能在I/O端口上做，没其他选择。
三态门只有输出端口才能用！
