高分，英文翻译，急急急!!! 不要在线翻译，要人工翻译，谢谢

你好，你是学电子的吧; )
手工翻译，本人有电子背景 ; )
——————————————
图1给出了新的比较器的前端电路。其基本结构是一个吉尔伯特电路单元，再加上常用的电流驱动电路和增益峰化。输入三极管Q1和Q2集电极工作电流较低，约0.5mA，以保证没有射极跟随器情形下的低输入偏置电流；而共源共栅放大器Q5和Q6能降低输入电容带来的米勒效应。交叉耦合对Q3和Q4将小信号增益提升到8.4，同时在零极点相消的电阻R3、R4的增益峰化作用协助下，保持400MHz以上的3dB截止频率。输入部分的结构跟【6】中的类似，但通过采用更快的方式以及零极点相消模块，实现了10倍的增益。但这在功率上是有代价的，对一些功率延时（power-delay）的产品存在影响。然而在单一的比较器上通常这并无大碍；我们看重的指标是绝对速度。图2给出了近似的增益分布（由Spice仿真而得）。在确定增益-带宽平衡时，充分考虑了电路其他部分的结构、输入动态范围和输出结构。在确定增益分布时尽量使各级的截止频率接近，尽管其主要限制因素是级内的电平位移（造成增益降低和带宽变窄）。电平移动和兼容射极耦合逻辑（ECL）的输出级在本例中是不可或缺的，但确实也构成了本设计中最主要的速度限制因素；直接采用多吉尔伯特单元阵列作为端电路更能满足速度需求。该比较器采用最小尺寸为3um的结隔离双极性晶体管生产工艺，为一种当前的4um生产流程的变种。图4给出了一个NPN晶体管的横截面。小尺寸的元件在合理的电流密度下可提供较好的FT（大于5GHz）而电容较小。该工艺中的基底宽度为0.15um,发射区深度为0.3um。结隔离结构使得工艺流程简化，但带来较高的边墙电容。氧化隔离工艺下的电路变种（变式）正在研究之中。
——————————————
个别专业词汇不常见，还望自行校正一下。
祝好！

其前端电路的新对照图1显示的是配置,推导出了Gilbert-type细胞[4]的加入,对常规尾电流驱动电路和增益顶峰。Q1和Q2输入晶体管集电极电流运转在低,约0.5马,以确保低的输入偏置电流没有输入发射器的追随者,而减少设备和Q6梁适安米勒效应问题输入电容的条件。第三,第四季度的非门对提高小信号增益,同时保持了8.4 3分贝八度频率超过400兆赫的帮助下取消率效应的pole-zero R3电阻和表型[5]。输入配置有一些相似的[6],但因为使用一个更快的过程,pole-zero取消,进行了改进,改进后的10倍,已经达到。这并不是没有成本,主要是在电力,并在某种程度上在power-delay产品。然而,在一个单一的比较器的情况下,这不是一般意义;规范应用是绝对的速度。一个近似估计增益分布(基于香料预测)是如图2号。舞台被认为是非常仔细地权衡增益的关系,以其馀的电路对输入和输出动态范围要求配置。最后的选择的增益分布相似点被安排在各阶段八度,虽然限制因素是转变的interstage水平,该方法引入了一种既衰减,从而减少了带宽。变速并使ECL-compatible输出水平阶段中非常重要的一个方面,但做这个应用程序的速度限制的主要代表目前这个设计,一个更理想的配置会使用直接终止的多重吉尔伯特单元阵列。

在比较器的设计了一种三恩最小特徵尺寸交界处的过程,是一个孤立的双相性精神障碍4毫米的变种生产过程电流。一个n-p-n断面晶体管是显示在图4。提供低只小几何装置具有良好的《金融时报》的(大于5千兆赫)以合理的电流密度。基础宽度等因素对过程为0.15澳大与发射极深度0.3微米,提供简单但交界处隔离过程遭受更高的边墙电容。电路变体一个氧化孤立的过程都是在调查中。