这是一个16分频器。
74LS74是上升沿双D触发器。每一级都由相同的接法构成，各级通过异步时钟相连。因为一个芯片有两个通道，所以实现以上逻辑只需两个芯片就行了。
输入CLK信号，每到CLK的上升沿，Q的状态就变成原来的反，所以第一级输出变化的频率是CLK的一半。不管CLK的占空比是多少，第一级输出的占空比应该为50%
同理，第二级输出的频率是第一级输出频率的一半，第三级输出的频率是第二级输出频率的一半，第四级输出的频率是第三级输出频率的一半。于是整个电路是一个16分频器。时序图如图所示。
4级2分频电路，前级输出作为后级时钟，应该算异步吧
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024