首页
230问答网
>
verilog里面这个符号是干啥的啊？
verilog里面这个符号是干啥的啊？
2024-12-03 05:48:02
推荐回答（2个）
回答1：
这是VHDL语言，不是Verilog HDL。就是在例化模块时，连接商品。
回答2：
这里是端口映射，例化模块时做连接用的
还有一种是case语句“执行”作用。
相关问答
最新问答
牛角梳子有几种颜色
首套房85万按揭30年，首付多少？月供多少？
购买回迁房要注意哪些问题？
河北省考生，文史类，545分，可以报考哪些学校？二本类的
狗狗吃猪饲料会有不良反映吗？
目前在深圳如果从事销售行业的话,做什么销售待遇和前途都比较好呢
您所请求的网址（URL）无法获取 是怎么回事
今天刚拔完智齿，24小时以后，我是刷牙，还是不用刷牙，用漱口水漱口更好？？？
郑板桥为什么叫郑燮
集装箱检查记录有什么内容？
