FPGA里 关于建立verilog工程的

2024-12-21 21:09:35
推荐回答(1个)
回答1:

主模块下面用一些子模块,名字写清楚就好了