请教关于Verilog中定义变量的一个细节

2025-01-24 05:35:29

推荐回答（2个）

回答1：

寄存器从功能上来说，就是一个很普通的“保持一段时间存储的、占用一定资源的”存储单元，它的开辟再硬件电路上是很随机的；从语言描述上来说，它就是定义寄存器名、开辟的位宽等参数描述出来的一个存储单元，在一定外部条件下（一般是时钟动作），对其进行复位、赋值、位操作、拆分和拼接等等，就和数学上的加减乘除一样。

回答2：

请教关于Verilog中定义变量的一个细节
等count的所有位都编程1的时候，再加1后，count会编程全零。不懂的继续追问。