首页
230问答网
>
verilog hdl 中定义变量的位宽时序号声明的大小怎么区分
verilog hdl 中定义变量的位宽时序号声明的大小怎么区分
2025-01-24 08:29:34
推荐回答（2个）
回答1：
这个是语法都支持的，只是MSB,LSB的位置不同罢了。
前者的最高位就是[0],后者则是[31]
回答2：
这个看你怎么定义了，怎么都可以，2个都表示16比特或则32比特的位宽，谁在前谁在后都是符合语法规则的。
相关问答
最新问答
请问这是墨墨背单词的破解版么？
我左脚根及外脚面长期发麻，已经长达1一个月，请问可能是什么引起，如何治疗，谢谢。
求一篇·申论·述评·范文 ？
男人裤裆长颗痣代表什么意思
别克英朗GT在行驶过程中又像耳鸣的声音是怎么回事？
为什么别人不希望自己的父母离婚，而我特别不喜欢我爸爸，希望他们离婚？难道是我心理有病吗？
没有你在身边的冬天特别漫长特别寒冷, 是什么各种的歌词
重庆重庆市江津区白沙镇什么快递到
有翡翠行家帮忙看看这件正装观音吊坠值多少钱？什么种水的？谢谢
奥迪A6L2.0T故障码P1093具体是什么意思，怎样解决这故障码啊。麻烦麻烦。。。
