首页
230问答网
>
Xilinx的FPGA时钟问题
Xilinx的FPGA时钟问题
2025-02-01 07:51:43
推荐回答（2个）
回答1：
先接个IBUF，再接一个BUFG试试。我用Virtex-6芯片是这么处理的，不知道SPARTAN原语是不是一样。
回答2：
不知道
相关问答
有关赛灵思fpga时钟的问题
关于xilinx7系列FPGA，如果给它输入差分时钟，如何调...
FPGA的时钟问题
用Xilinx的FPGA，如果给它输入差分时钟，从而调用FP...
xilinx FPGA xc4vlx25全局时钟约束报错误
xilinx FPGA 产生时钟模块，为什么采用一对差分全局...
(FPGA)Xilinx的Nexys2开发板时钟管脚分配问题...
如何在Xilinx FPGA中实现高质量时钟输出
最新问答
半命题作文一一留在心里
一线二线三线演员一般片酬多少？
大学女生寝室矛盾
想配一台能玩绝地求生的电脑，求个大神指点下，价格4000左右
如何使用微信拍一拍功能
过敏性鼻炎,晚上睡觉老是鼻塞,有什么好的解决方法?
郑州到巩义的客车 或者列车有经过新中镇的吗
做豆腐脑的豆浆能提前打好第二天用吗？
我想配一个8500元，玩绝地求生的组装电脑，怎么配感谢告知
为什么我提车的时候4S只给了一把钥匙
