首页
230问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
3又8⼀9的分数单位是（），它有（）个这样的分数单位，再加上（）个这样的分数单位是最小的合数
如何辨别 YONEX(尤尼克斯)羽毛球鞋
我是一名在职的小学老师，具有小学教师资格证书，现在想考一个幼师资格证书，请问黑龙江在哪报考？
问道木系怎么加点好!
雷蛇炼狱蝰蛇鼠标配重装甲虫控制板鼠标垫还是速度版
我的手提联想Y470玩CF的时候怎么解决不能全屏的问题？
急！！！！！！！有香港居民身份证（非永久)和港澳通行证（无澳门签证）,但是没有护照怎么去澳门
先天性孤独症可以治愈吗？
我的鼻子被油烫伤了一个月了.可是这两天伤口又红又痒还起水泡怎么办
会计凭证太厚，平时怎么保存？能用订书机钉起来吗？
