首页
230问答网
>
用verilog或VHDL语言编写6位数码管显示程序
用verilog或VHDL语言编写6位数码管显示程序
如题。数码管为共阴极的，3位位选信号。
2024-12-15 08:20:08
推荐回答（3个）
回答1：
544
回答2：
这个不麻烦吧 找到共阳极或者共阴极的代码就可以了 主要是时序和刷新率的为问题 自己琢磨吧
回答3：
能不能说得再具体点？
相关问答
最新问答
2012年1月13号左右成都到杭州的机票还会降价不？现在看机票12月的好便宜啊，1月的还是那么贵。
想买个笛子,最好在网上。谁跟我推荐一个质量好点的！谢啦
北京联合大学广告学院是几本的学校？
鼠标和键盘能同时连接在手机上吗？鼠标要怎么连接？
请帮我做一下下面的无机化学（晶体）的题目好吗？非常感谢！
跟一个男生认识12天见了三次面。总感觉第一次第二次他对我印象还好
我想把前夫的孩子迁入现在老公这里，今天问了派出所，他说要前夫写同意书，左手拿同意书右手拿身份证拍照
日本最近的一个mv，三个妹子，中间是粉色衣服，还有一个是绿色衣服，都是日系小和服。
刚毕业的学生，是去国有的施工企业好？还是私人设计公司好？
上大学申请绿色通道是什么意思
