VHDL中忽略实体集的赋值全局赋值是什么意思?

VHDL中忽略实体集的赋值全局赋值是什么意思
2025-03-18 06:35:29
推荐回答(3个)
回答1:

如果实体被忽略了,那么它的赋值全局赋值都是共同的

回答2:

真的很想出去好好玩几天起

回答3:

我不知道,没有用过这个