不能说“学FPGA是不是就是学Verilog语言”， 1. 语言是工具，要实现你的目标(工程)，必须使用工具，但工具不是最主要的，关键在于思想。 2. 使用FPGA，Verilog语言不是唯一工具，还有VHDL等其他语言。 3. Verilog语言只是一种规范，工程中还有其他的东西要学要用。学好一种语言还只是基础。 4. 学FPGA，可能还会用到C/C++等高级语言。 5. 为了达到更高的要求，有时会对FPGA内部资源做人为调整，则内部资源必须要学。 6. FPGA内部资源很丰富，不一定要全部都会，你只要学会一定方法，实际使用的时候，查查资料即可。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024