你这个问题中必有回路，数字系统中的回路必然要有时钟驱动，也就是你所说的reg做阻隔，实在不知道你的因为对方的改变而改变这句话的意思。不过就这样一段代码是可以实现你的要求的wire a;reg b;assign a <= b+c;always @(posedge clk) begin b <= a + 1'b1;end
