首页
230问答网
>
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
急求！
2024-12-02 17:07:11
推荐回答（1个）
回答1：
一个12进制计数器+一个60进制计数器+一个60进制计数器当分/秒计数器输出达到整点报时状态是输出报时信号。如果要代码的话，找我Q Q 聊
相关问答
最新问答
有一个人，QQ已经不是好友，但有很多共同好友，进自己空间察看朋友动态时会看见她的评论
下学期大四，课程多，考研怎么复习？
为什么中国人对待日本人要么就是对日本人很友好要么就是很敌视日本人
去皱纹用什么产品最有效 目前最有效的去皱纹方法
现在LOL盒子影响游戏延迟吗？迅游加速呢？我是网通，玩的电信，一直都没事，可是忽然有一天开了迅
我在河边捡到一块很漂亮的黄色的石头。椭圆形。 灯光下呈黄色透明状
单刷过安其拉神殿的来说说用的什么职业，耗时多久
上海通用烟台东岳和一汽青岛解放相比，规模、产值、本科待遇，哪个好？
三星电视smart hub网络连接
摘抄关于心理活动描写的句子
