基于电磁兼容的PCB

         PCB是电子设备中电路元件工作的平台，它提供电路元器件之间的电气连接，其性能直接关系到电子设备质量的优劣。随着微电子技术的迅速发展和电路集成度的提高，PCB板上的元器件密度越来越高，系统工作速度越来越快，这使得PCB电磁兼容性设计越来越重要，成为一个电路系统稳定正常工作的关键。

　　2　PCB中常见的电磁干扰

　　解决PCB设计中的电磁兼容性问题由主动减小和被动补偿两种途径，为此必须对电磁干扰的干扰源和传播途径进行分析。通常PCB设计中存在的电磁干扰有：传导干扰、串音干扰以及辐射干扰。

　　2.1 传导干扰

　　传导干扰主要通过导线耦合及共模阻抗耦合来影响其它电路。例如噪音通过电源电路进入某一系统，所有使用该电源的电路就会受到影响。图1表示的是噪音通过共模阻抗耦合，电路1与电路2共同使用一根导线获取电源电压和接地回路，如果电路1的电压突然需要升高，那么电路2的电压必将因为共用电源以及两回路之间的阻抗而降低。

 图1

　　2.2 串音干扰

　　串音干扰是一个信号线路干扰另一邻近的信号路径。它通常发生在邻近的电路和导体上，用电路和导体的互容和互感来表征。例如，PCB上某一带状线上载有低电平信号，当平行布线长度超过10cm时，就会产生串音干扰。由于串音可以由电场通过互容、磁场通过互感引起，所以考虑PCB带状线上的串音问题时，最主要的问题是确定电场、磁场耦合哪个是主要的因素。

　　2.3 辐射干扰

　　辐射干扰是由于空间电磁波的辐射而引入的干扰。PCB中的辐射干扰主要是电缆和内部走线间的共模电流辐射干扰。当电磁波辐射到传输线上时，将出现场到线的耦合问题。沿线引起的分布小电压源可分解为共模和差模分量。共模电流指两导线上振幅相差很小而相位相同的电流，差模电流则是两导线上振幅相等而相位相反的电流。

　　3 PCB的电磁兼容设计

　　随着PCB板的电子元器件和线路的密集度不断增加，为了提高系统的可靠性和稳定性，必须采取相应的措施，使PCB板的设计满足电磁兼容要求，提高系统的抗干扰性能。

　　3.1 PCB板的选取

　　在PCB板设计中，相近传输线上的信号之间由于电磁场的相互耦合而发生串扰，因此在进行PCB的电磁兼容设计时，首先考虑PCB的尺寸，PCB尺寸过大，印制线过长，阻抗必然增加，抗噪声能力下降，成本也会增加;PCB尺寸过小，邻近传输线之间容易发生串扰，而且散热性能不好。

　　根据电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边要素、成本价格等方面的综合因素来确定PCB板的层数。要满足EMC的严格指标并且考虑制造成本，适当增加地平面是PCB的EMC设计最好的方法之一。对电源层而言，一般通过内电层分割能满足多种电源的需要，但若需要多种电源供电，且互相交错，则必须考虑采用两层或两层以上的电源平面。对信号层而言，除了考虑信号线的走线密集度外，从EMC的角度，还需要考虑关键信号的屏蔽或隔离，以此确定是否增加相应层数。

　　3.2 PCB板的布局设计

　　PCB的布局通常应遵循以下原则：

　　(1)尽量缩短高频元器件之间的连线，减少他们的分布参数和相互之间的电磁干扰。容易受干扰的元件不能靠得太近，输入输出应尽量远离。

　　(2)某些元器件或导线之间可能有较高的电压，应加大他们之间的距离，以免放电引出意外短路。

　　(3)发热量大的器件应为散热片留出空间，甚至应将其装在整机的底版上，以利于散热。热敏元件应远离发热元件。

　　(4)按照电路的流程安排各功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。

　　(5)以每个功能模块的核心元件为中心，围绕它进行布局，尽量减少和缩短各元器件之间的引线和连接长度。

　　(6)综合考虑各元件之间的分布参数。尽可能使元器件平行排列，这样不仅有利于增强抗干扰能力，而且外观美观，易于批量生产。

　　3.3 元器件的布局设计

　　相比于分立元件，集成电路元器件具有密封性好、焊点少、失效率低的优点，应优先选用。同时，选用信号斜率较慢的器件，可降低信号所产生的高频成分，充分使用贴片元器件能缩短连线长度，降低阻抗，提高电磁兼容性。

　　元器件布置时，首先按一定的方式分组，同组的放在一起，不相容的器件要分开布置，以保证各元器件在空间上不相互干扰。另外，重量较大的元器件应采用支架固定。

       3.4 PCB板的布线设计

　　PCB布线设计总的原则是先时钟、敏感信号线，再布高速信号线，最后不重要信号线。布线时，在总的原则前提下，还需考虑以下细节：

　　(1)在多层板布线中，相邻层之间最好采用“井”字形网状结构;

　　(2)减少导线弯折，避免导线宽度突变，为防止特性阻抗变化，信号线拐角处应设计成弧形或用45度折线连接;

　　(3)PCB板的最外层导线或元器件离印制板边缘距离不小于2mm，不但可防止特性阻抗变化，还有利于PCB装夹;

　　(4)对于必须铺设大面积铜箔的器件，应该用栅格状，并且通过过孔与地层相连;

　　(5)短而细的导线能有效抑制干扰，但太小的线宽会增加导线电阻，导线的最小宽度可视通过导线的最大电流而定，一般而言，对于厚度为0.05mm，宽度为1mm铜箔允许的电流负荷为1A。对于小功率数字集成电路，选用0.2-0.5mm线宽即可。在同一PCB中，地线、电源线宽应大于信号线;

　　3.5 PCB板的电源线设计

　　(1)根据印制板PCB电流的大小，尽量加粗电源线和地线的宽度，减少环路电阻，同时，使电源线地线的走向和数据传递方向一致，有助于增强抗噪声能力。

　　(2)尽量选用贴片元件，缩短引脚长度，减少去耦电容供电回路面积，减少元件分布电感的影响。

　　(3)在电源变压器前端加电源滤波器，抑制共模噪声和差模噪声，隔离外部和内部脉冲噪声的干扰。

　　(4)印制电路板的供电线路应加上滤波电容和去耦电容。在板的电源引入端加上较大容量的电解电容做低频滤波，再并联一个容量较小的瓷片电容做高频滤波。

　　(5)不要把模拟电源和数字电源重叠放置，以免产生耦合电容，造成相互干扰。

　　3.6 PCB板的地线设计

　　(1)为了减少地环路干扰，必须想办法消除环路电流的形成，具体可采用隔离变压器，光耦隔离等切断地环路电流的形成或采用平衡电路消除环路电流等。

　　(2)为了消除公共阻抗的耦合，应减小公共地线部分的阻抗，加粗导线或对地线铺铜;另一方面可通过适当的接地方式避免相互干扰，如并联单点接地，串联混合单点接地，彻底消除公共阻抗。

　　(3)为消除数字器件对模拟器件的干扰，数字地和模拟地应分开，并单独设置模拟地和数字地。高频电路多采用串联接地方式，地线要短而且粗，高频元件周围尽量用栅格状大面积铺铜加以屏蔽。

　　3.7 PCB板的晶振电路的布局

　　晶振电路的频率较高，这使它成为系统中的重要干扰源。关于晶振电路的布局，有以下注意事项：

　　(1)晶振电路尽量靠近集成块，所有连接晶振输入/输出端的印制线尽量短，以减少噪声干扰及分布电容对晶振的影响。

　　(2)晶振电容地线应使用尽量宽而短的印制线连接至器件上;离晶振最近的数字地引脚，应尽量减少过孔。

　　(3)晶振外壳接地。

　　3.8 PCB板的静电防护设计

　　静电放电的特点是高电位、低电荷、大电流和短时间，对PCB设计的静电防护问题可从以下几方面进行考虑：

　　(1)尽量选择抗静电等级高的元器件，抗静电能力差的敏感元件应远离静电放电源。试验证明，每千伏静电电压的击穿距离约1mm，因此若将元器件同静电放电源保持16mm距离，即可抵抗约16KV的静电电压;

　　(2)保证信号回流具有最短通路，有选择性的加入滤波电容和去耦电容，提高信号线的静电放电免疫能力;

　　(3)采用保护器件如电压瞬态抑制二极管，对电路进行保护设计;

　　(4)相关人员在接触PCB时务必带上静电手环，避免人体电荷移动而导致静电积累损伤。

　　4 结语

　　在实际的设计中，应根据设计的目标要求和设计条件，采用合理的抗电磁干扰措施，做出全面的考虑，设计出具有良好EMC性能的PCB电路板.

电磁兼容(Electro—Magnetic Compatibility，简称EMC)是一门新兴综合性学科，它主要研究电磁干扰和抗干扰问题。电磁兼容性是指电子设备或系统在规定的电磁环境电平下，不因电磁干扰而降低性能指标，同时它们本身产生的电磁辐射不大于限定的极限电平，不影响其它系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、共同可靠工作的目的。电磁干扰(EMI)产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的，它包括由导线和公共地线的传导、通过空间辐射或近场耦合3种基本形式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响，所以保证印制电路板电磁兼容性是整个系统设计的关键。

　　1．1 电磁干扰(EMI)

　　当一个EMI问题产生时，需要用3个元素来描述：干扰源、传播路径和接受者。

　　因此我们要减小电磁干扰，就要在这三个元素上去想办法。下面我们主要讨论印制电路板的布线技术。

　　2 印制电路板的布线技术

　　良好的印制电路板(PCB)布线在电磁兼容性中是一个非常重要的因素。

　　2．1 PCB基本特性

　　一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。

　　PCB上的布线是有阻抗、电容和电感特性的。

　　阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，l盎司铜则有O．49 mΩ／单位面积的阻抗。电容：布线的电容是由绝缘体(EoEr)、电流到达的范围(A)以及走线间距(h)决定的。用等式表达为C=EoErA／h，Eo是自由空间的介电常数(8．854 pF／m)，Er是PCB基体的相关介电常数(在FR4碾压中为4．7)。

　　电感：布线的电感平均分布在布线中，大约为1 nH／m。

　　对于1盎司铜线来说，在O．25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0．5 mm(20 mil)宽，20 mm(800 mil)长的线能产生9．8 m∧的阻抗，20 nH的电感以及与地之间1．66 pF的耦合电容。将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。PCB布线的普遍方针：

　　(1)增大走线的间距以减少电容耦合的串扰；

　　(2)平行的布电源线和地线以使PCB电容达到最佳；

　　(3)将敏感的高频线布在远离高噪声电源线的地方；

　　(4)加宽电源线和地线以减少电源线和地线的阻抗。

　　2．2 分割

　　分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。

　　用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器．减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。接口电路可能会需要静电释放(ESD)和暂态抑制的器件或电路。对于L和C来说，最好使用不同值的L和C，而不是用一个大的L和C，因为这样它便可以为不同的电路提供不同的滤波特性。

　　2．3 局部电源和IC间的去耦

　　局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容．这些去耦电容应该尽可能的接近引脚。这将有助于滤除IC的开关噪声。

　　2．4 接地技术

　　接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。

　　(1)单层PCB的接地线

　　在单层(单面)PCB中，接地线的宽度应尽可能的宽，且至少应为1．5 mm(60 mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。

　　(2)双层PCB的接地线

　　在双层(双面)PCB中，对于数字电路优先使用地格栅／点阵布线，这种布线方式可以减少接地阻抗，接地回路和信号环路。像在单层PCB中，地线和电源线的宽度最少应为1．5 mm。另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。

　　(3)保护环

　　保护环是一种可以将充满噪声的环境(比如射频电流)隔离在环外的接地技术，这是因为在通常的操作中没有电流流过保护环。

　　(4)PCB电容

　　在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。

　　(5)高速电路与低速电路

　　布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。

　　(6)地的铜填充

　　在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。但是假如这片铜区是悬空的(比如它没有和地连接)，那么它可能表现为一个天线，并将导致电磁兼容问题。

　　(7)多层PCB中的接地面和电源面

　　在多层PCB中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的PCB电容。速度最快的关键信号应当临近接地面的一边，非关键信号则布放为靠近电源面。

　　(8)电源要求

　　当电路需要不止一个电源供给时，采用接地将每个电源分离开。但是在单层PCB中多点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线同其他的电源线和地线分隔开。这同样有助于避免电源之间的噪声耦合。

　　3 结束语

　　本文所介绍的各种方法与技巧有利于提高PCB的EMC特性，当然这些只是EMC设计中的一部分，通常还要考虑反射噪声，辐射发射噪声，以及其他工艺技术问题引起的干扰。在实际的设计中，应根据设计的目标要求和设计条件，采用合理的抗电磁干扰措施，设计出具有良好EMC性能的PCB电路板。