可以看看verilog语法书，具体代码如下：always @ （posedge clk）beginif（SW）//SW是一个开关，分配一个开关引脚light<=1; //输出高电平，灯点亮elselight<=0;输出低电平，灯灭end这是一个非常简单的程序，如果你看过一边语法书后这样的都不会写，那你可以不要做fpga了。
用FPGA输出高低电平，控制灯开关，就可以点亮
