首页
230问答网
>
Error (10170): Verilog HDL syntax error at scan.v(1) near text ?请问是什么问题
Error (10170): Verilog HDL syntax error at scan.v(1) near text ?请问是什么问题
代码如下module scan(BCD_U,BCD_D,BCD_H,BCD_T,DATA_O,CLK,U,D,H,T);
2024-12-23 04:10:13
推荐回答（2个）
回答1：
可能不死这行的问题，是下一行或者后面问题造成的，是语法问题。
如果还没有结局，建议你把下面的代码页贴出来！
回答2：
纯语法问题
相关问答
最新问答
梦幻西游高夜战与高强力那个好点？
取经功成后，为什么沙僧和猪八戒没有成佛？
装载机哪个牌子比较好
游泳好不好？
女朋友和其他人都有说有笑（包括异性），可对我却苦着脸，也不怎么和我说话，怎么会这样？
冬天打雪仗、堆雪人的作文（50字）
求高中区域地理复习提纲。
我在相亲网上新认识个女友，还没见面，聊了一个月了，从认识的那时起她就一直抱怨，各种不好不如意，什么
停车场听着53 辆车,开走了15辆车,又来进了18辆车,现在停车场还有多少辆车?
如何把文件管理里面的视频保存到手机相册中
