首页

230问答网 > modelsim 编译错误

modelsim 编译错误

mul.v(3): (vlog-2155) Global declarations are illegal in Verilog 2001 syntax.

2024-11-29 05:32:33

推荐回答（2个）

回答1：

这种文件不能编译，直接include就可以了

回答2：

晕.Verilog就是一门语言.写好程序,编译,仿真,综合....

编程可用UltraEdit
编译仿真可用Modelsim
综合就多了.如Syplify ISE Quartus等

相关问答

最新问答

电脑连接无线麦克风声音延迟很大怎么调试？是声卡的问题么，求指教

3600左右电脑配置

卡罗拉和朗逸哪个好？买日系还是买德系？

港币最大的面值为多少？

辽宁省康平县属于铁岭市抚顺市的吗

九十年代有一首电视台经常播放的歌跟红红的日子相似，歌词听起来好象红火火的大地，红火火的天，有唢呐伴

外汇和期货有什么区别？

C语言,C#,C++,VC,VC++分别是什么?有何区别?

手机插了内存卡，为什么下载的东西不能直接存到内存卡里，存到的而是手机内存里？

请问高手如何在EXCEL一列数据中查找包含有特定字符的单元格的个数