如何在Quartus把VHDL文件转化为电路原理图BDF文件?

2024-12-03 15:34:59
推荐回答(1个)
回答1:

打开VHDL文件,选【File】→【Creat/Update】→【Create Symbol Files for Current File】
选【File】→【New】,在【Device Design Files】下选【Block Diagram/Schematic File】
空白处双击,选择刚刚建立的符号名即可