你可以看一下ISE Constraints Guide里的LOC Syntax for FPGA Devices部分第一个是verilog文件里的location约束语法第二个是ucf文件里的location约束语法功能上没有区别 但不建议在verilog文件里使用约束
