Verilog HDL中的变量一般情况下除了wire型的就是reg型的了，这些变量定义声明前都需要说明位宽的，[width-1:0]=width。在移位后位数是不会变得，reg型和wire型都不会变的，希望你采纳。
