大家帮我看看这个Verilog程序哪里错了?只有几行的

2024-11-25 01:19:16
推荐回答(1个)
回答1:

begin-end语句是要在always或者initial之类的语句后面的