首页
230问答网
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
最新问答
北京服装学院怎么样？
DCS应用开发工程师需要学什么?
别人拿刀砍我我砍回去算正当防卫吗？
自制音箱音质不好怎样解决
求助进口货物报关免税方案？？？急！急！急！谢谢！
好看的末日丧尸类完本小说
我计划考 公务员 和 初级会计师职称 ，请参考各自的考试时间帮我安排下复习时间。
如何在xp下添加一个win7的启动项
请问英语学科教师面试用全英文说课好还是用中英结合的好？
三星手机像平板电脑那型号叫什么？
