首页
230问答网
>
verilog语言中assign out=enable? in:‘bz怎么理解
verilog语言中assign out=enable? in:‘bz怎么理解
2025-01-06 06:32:44
推荐回答（2个）
回答1：
这是个组合逻辑，当enable等于1的时候，out=in，当enable等于0的时候，输出高阻
回答2：
最好不要用这种写法，把'bz前面的数值写上。
相关问答
最新问答
win7里，c盘users里的用户文件夹能删掉吗？或者移到其他盘。因为我平时不会把个人文件存到C盘。
没初中毕业证有中专证可以报名高考吗
西门子plc怎么给旋转编码器编程？
草木灰是什么？？？
考研在学校复习好还是在家好？
请选择正确的答案：
河南工业大学英语和日语专业需要面试吗 或者会不会参考高考的英语成绩 文科生
我是邯郸的想去任丘,不知道怎么做车买票,请高人指点
夜间行人酒后横穿马路被车撞,行人该负几层责任?
斜齿轮啮合时啮合线长度变化 为什么 谢谢！！！
