请教高人。 下面的这个VHDL代码哪里有错?我找不到问题。谢谢了

2024-12-16 03:48:17
推荐回答(1个)
回答1:

实体部分只有输入,没有输出。
以下部分应添加输出。
when s0=>'1';
when s1=>'1';
when s2=>'0';
when s3=>'0';