请高手帮忙看一下这个verilog的小程序

2024-12-30 18:42:59
推荐回答(1个)
回答1:

else if(counter1==5'd40)
counter1<=5'd0;
out1<=~out1;

这个下面有两条语句,需呀用begin end包起来