首页
230问答网
>
FPGA中用pll倍频为什么前面一段为高阻态
FPGA中用pll倍频为什么前面一段为高阻态
2024-12-14 12:56:45
推荐回答（1个）
回答1：
那不是高阻，是不定态。你可以将LOCKED信号也牵出来看。PLL不论是倍频还是分频，在稳定前都需要一段时间，因此，从上电（或复位放开）后需要等待一段时间后才能正常工作。
相关问答
最新问答
我给我家里面安装一套类似于商场的监控系统，大概需要多少钱？该找哪家公司？谢谢！
来说一说快递给你的生活带来的改变有？
农业银行房贷审批通过多久放款
有没有《梦幻模拟战》的GBA游戏
微信读书读书小队怎么踢队员？
如何上好小学信息技术课
爱普生1400打印机一直提示更换墨盒
按键精灵怎么样设置脚本，能在后台一直运行空格。谢谢！~
口袋妖怪白金手指与攻略
教师资格证考试高中过了一门综合素质 现在想转中职专业课。过的那一门还需要重考吗？
