F2812的输出的PWM波初始状态是高电平还是低电平

F2812的PWM状态是成对的，拿EVA为例，cmpr1输出PWM1和PWM2，cmpr2输出PWM3和PWM4，cmpr3输出PWM5和PWM6，颂姿在行为方式控制寄存器（EvaRegs.ACTR.all = 0x0666）中可以设置野唯绝高有效，低有效，强制低，强制高，设为高有效时，计数器没有记到比较值之前，PWM端口输出低电平，超过比较值之后，PWM端口输出高电平。低有效山轮与之相反，强制高，强制低，无需解释。

你可以参照一下F28335的设置，设置如下：
将28335的pwm引脚配置为PWM输出：

EPwm6Regs.AQCTLA.bit.CAU = AQ_SET; // Set PWM6A on campA while increasing. U implies up
EPwm6Regs.AQCTLA.bit.CAD = AQ_CLEAR; // clear the PWM6A while decreasing. D means down
这样设置的话就是active low 即两个CAMPA间，PWM引脚输出携旦低电平，初始状态为低电平；

EPwm6Regs.AQCTLA.bit.CAU = AQ_CLEAR; // Set PWM6A on Zero
EPwm6Regs.AQCTLA.bit.CAD = AQ_SET;
这样设置的枯腔话就是没隐衫active high, 即两个CAMPA间，PWM引脚输出高电平，初始状态为高电平；
-完-