使用一个4位二进制全加器，设计将8421码转换成余三码的电路，画出设计的电路图（用的是74283）

A1、A2、A3、A4接输入A、B、C、D，B3、B2、CI接地，B1、B0接高电平，输出CO悬空，S3、S2、S1、S0就是输出Y3、Y2、Y1、Y0。就可以将输入的四位BCD码转化成余三码。

根据余3码的定义可知，余3码是由8421码加3后形成的代码。所以用4位二进制并行加法器实现8421码到余3码的转换，只需从4位二进制并行加法器的输入端A4、A3、A2和A1输入8421码；

从输入端B4、B3、B2和B1输入二进制数0011，进位输入端C0接上“0”，便可从输出端F4、F3、F2和F1得到与输入8421码对应的余3码。

扩展资料：

规律：个位上的数字的次数是0，十位上的数字的次数是1，......，依次递增，而十分位的数字的次数是-1，百分位上数字的次数是-2，......，依次递减。

二进位计数制的四则运算规则十分简单。而且四则运算最后都可归结为加法运算和移位，这样，电子计算机中的运算器线路也变得十分简单了。不仅如此，线路简化了，速度也就可以提高。这也是十进位计数制所不能相比的。

参考资料来源：百度百科-二进制

A1、A2、A3、A4接输入A、B、C、D，B3、B2、CI接地，B1、B0接高电平，输出CO悬空，S3、S2、S1、S0就是输出Y3、Y2、Y1、Y0。就可以将输入的四位BCD码转化成余三码。

使用一个4位二进制全加器，设计将 8421 码转换成余三码的电路，

画出设计的电路图如下（用的是74283）：

由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系

当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：

CO

S3

S2

S1

S0

Y

数的大小

8

4

2

1

0

0

0

0

0

0

0

没有超过9

0

0

0

0

1

0

1

0

0

0

1

0

0

2

0

0

0

1

1

0

3

0

0

1

0

0

0

4

0

0

1

0

1

0

5

0

0

1

1

0

0

6

0

0

1

1

1

0

7

0

1

0

0

0

0

8

0

1

0

0

1

0

9

0

1

0

1

0

1

10

需要转换

0

1

0

1

1

1

11

0

1

1

0

0

1

12

0

1

1

0

1

1

13

0

1

1

1

0

1

14

0

1

1

1

1

1

15

1

0

0

0

0

0

16

1

0

0

0

1

0

17

1

0

0

1

0

0

18

1

0

0

1

1

0

19

无关项

1

0

1

0

0

0

20

1

0

1

0

1

0

21

1

0

1

1

0

0

22

1

0

1

1

1

0

23

1

1

0

0

0

0

24

1

1

0

0

1

0

25

1

1

0

1

0

1

26

1

1

0

1

1

1

27

1

1

1

0

0

1

28

1

1

1

0

1

1

29

1

1

1

1

0

1

30

1

1

1

1

1

1

31

由表我们可以算出Y的表达式

由前16项有

（1）

(2)由后10项有

由（1）（2）有Y=CO+S3S2+S3S1

理论图如下