首页
230问答网
>
最近使用verilog对FPGA进行编程，遇到一个问题。当把一些的信号（比如输入信号，或INOUT信号）引出到测试脚
最近使用verilog对FPGA进行编程，遇到一个问题。当把一些的信号（比如输入信号，或INOUT信号）引出到测试脚
2024-12-19 12:08:57
推荐回答（3个）
回答1：
分析一下是不是时序不满足要求造成的问题，或者是软件编译有问题，你可以把编译结果清空再让软件编译一下试试，你得说一下是什么样的不正常现象，这样才好推断。
回答2：
你的问题还没说完
回答3：
说的不太具体！
相关问答
最新问答
联想g470 i3 1G独显。。能玩QQ飞车吗???会不会很卡。。
实色氟碳漆和金属氟碳漆有区别吗？
怎么起凡平台一进就要更新啊 一直更新进都进不了 重新下载等下玩一下有要更新 我都重下几次了
我高中物理学的不好,老是不会,该怎么办?
谁可以告诉我一下,在哪下免费的CS1.6啊?
龙之谷剑圣和战神哪个好？我比较注重输出和刷图高手来点建议谢谢
我是学机械电子工程的，如和报考西安交大的研究生，我想报考机械电子，要准备那些资料呢？
为什么圆口接口的键盘插上后没用，灯也不亮，而USB接口的插上去就可以用啊？
在加拿大读完本科，学习许可，VISA都即将到期，申请加拿大研究生学习许可，算是一般的续签吗？
我的奶奶和我女朋友的奶奶的妈妈是姐妹，我们结婚是近亲吗？
