问题好多啊，先复习一下数电吧。
1。移位寄存器是D触发器构成的，而触发器是时序逻辑，所以，第一，你没有时钟。
2。移位寄存器的初始状态是通过reset实现的，而不是initial，initial只是用来仿真用的。
3。序列检测器是要做序列检测的状态机的，不是一个简单的state==s。举例来说，如果你输入的是00111100，那么照你这个写法，0011不是s，1100也不是s，那么你就漏过了中间的1111了。
4。后面的留待你慢慢学习后研究吧
没有时钟呀
建议你看夏宇闻的Verilog程序设计
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024