首页
230问答网
>
再用modelsim进行时序仿真时怎么编写测试文件啊 vhdl的
再用modelsim进行时序仿真时怎么编写测试文件啊 vhdl的
2024-12-17 09:33:44
推荐回答（1个）
回答1：
和写一般代码一样的，不过可以不用考虑是否可综合的问题，就是把你需要仿真的文件的输入信号给出来
相关问答
最新问答
许昌特色小吃有哪些？
中国强不强大从哪些地方看的出来
沙王如何跳大？？？
德生9710和9702哪个好
上课说话的检讨，急需急需
2500元左右女生用手机
求阅兵式观后感一篇
一个女人跟了一个二婚男人生了一个女儿，男人有一个儿子，男人跟他前妻因小孩的事跑到男人家里当着现任老
米聊能免费发短信吗
本人喜欢时尚也时尚，想开一家中高档的外贸超前线的服装店需求韩，日，港，广的货源！！！！谢谢！！！
