在verilog HDL设计中,对于reset信号,在设计过程中有哪些考虑?

2024-11-25 16:06:49
推荐回答(2个)
回答1:

使用同步复位还是异步复位
异步复位操作简单,时效性高,但有一定概率出现亚稳态问题,这个我实际遇到过
同步复位比异步复位麻烦一些,但相对比较可靠

回答2:

推荐一本书verilog hdl 程序设计与实践 云创工作室 xilinx大学合作计划制定教材 里面讲的问题比一般教科书要讲的细~你的问题全在里面~有空买本吧~~如果你真想搞这个的话~