首页

230问答网 > Error (10228): Verilog HDL error at top.v(1): module "top" cannot be declared more than once

Error (10228): Verilog HDL error at top.v(1): module "top" cannot be declared more than once

晕

2024-12-27 03:31:45

推荐回答（5个）

回答1：

我是在做仿真的时候遇见过这个问题的。我的原因是在仿真模块里多了`include "adder4bit.v"，把它注释掉就可以了。因为多声明了一次。希望对你有用。

回答2：

Endmodule这里错了啊
verilog是严格区分大小写的
所以编译器不认识Endmodule
只需要改成endmodule就OK了啊～

回答3：

应该是 kmzlpwgn5说的

回答4：

你编译到库里有多个叫top的module

回答5：

貌似叫top 的module 被命名了不知一次

相关问答

最新问答

狮子会吃人吗？

雅思考试的准考证是不是就是确认信啊~~急~~~~~~~

2011《开学第一课》小学观后感怎么写

第一次游杭州

关于风行牛奶

大专毕业后工作满两年不满三年，后跳槽，助工证所要求的三年时间在之前单位的工作时间还能算进去吗

住在加拿大好不好?

psp玩游戏到一半卡了，关不掉，拔电池重开，电源灯亮，也读卡，但黑屏？？？？？？

2013广东高考补录结果什么时候能查到？

香港的市花为什么是紫荆花