汇编语言和 Verilog HDL 语言是谁发明的？

2025-03-26 15:04:31

推荐回答（5个）

回答1：

Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。

Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。Verilog HDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

历史

Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用，Verilog HDL 作为一种便于使用且实用的语言逐渐为众多设计者所接受。在一次努力增加语言普及性的活动中，Verilog HDL语言于1990年被推向公众领域。 Open Verilog International （OVI）是促进Verilog发展的国际性组织。1992年， OVI决定致力于推广Verilog OVI标准成为IEEE标准。这一努力最后获得成功，Verilog 语言于1995年成为IEEE标准，称为IEEE Std 1364－1995。完整的标准在Verilog硬件描述语言参考手册中有详细描述。

主要能力

下面列出的是Verilog硬件描述语言的主要能力：

* 基本逻辑门，例如and、or和nand等都内置在语言中。

* 用户定义原语（UDP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。

* 开关级基本结构模型，例如pmos 和nmos等也被内置在语言中。

* 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。

* 可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模。

* Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。

* 能够描述层次设计，可使用模块实例结构描述任何层次。

* 设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。

* Verilog HDL不再是某些公司的专有语言而是IEEE标准。

* 人和机器都可阅读Verilog 语言，因此它可作为EDA的工具和设计者之间的交互语言。

* Verilog HDL语言的描述能力能够通过使用编程语言接口（PLI）机制进一步扩展。PLI是允许外部函数访问Verilog 模块内信息、允许设计者与模拟器交互的例程集合。

* 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和队列级。

* 能够使用内置开关级原语在开关级对设计完整建模。

* 同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。

* Verilog HDL 能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。

* 在行为级描述中，Verilog HDL不仅能够在RTL级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。

* 能够使用门和模块实例化语句在结构级进行结构描述。

* Verilog HDL 的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。

* Verilog HDL 还具有内置逻辑函数，例如&（按位与）和|（按位或）。
* 对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用。

* 可以显式地对并发和定时进行建模。

* 提供强有力的文件读写能力。

* 语言在特定情况下是非确定性的，即在不同的模拟器上模型可以产生不同的结果；例如，事件队列上的事件顺序在标准中没有定义。

回答2：

最初由Gateway公司推出，是从C语言发展而来的，当时只是一种专用语言，之后GDA公司被Cadence公司并购，于1990年Cadence公司正式发布Verilog HDL语言。你要是学的话，我很推荐夏宇文老师的verilog书，我就是这样开始的，先看了一个周的基础知识，然后直接上板子看完整的程序，完全一个人学，只有书和网上查的资料，一个月下来，led\lcd\vga\sp2键盘的程序都弄完了，然后再开始细细的看一些程序优化一类的，和之前没有细看的知识，理解起来快不少，如果需要，可以发你夏宇文老师的书的word

回答3：

汇编语言(AssemblyLanguage)是面向机器的程序设计语言。在汇编语合中，用助记符(Memoni)代替操作码，用地址符号(Symbol)或标号(Label)代替地址码。这样用符号代替机器语言的二进制码，就把机器语言变成了汇编语言。于是汇编语言亦称为符号语言。
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发

回答4：

找发明者不重要因为这个好像找不到
我给你个好方法这些语言都是建立在硬件上才建立起来的语言体系
再好的语言也有硬件限制所以搞懂硬件内部结构有助于你学习！

回答5：

Verilog HDL 最早是美国军方

最新问答

从美国进口二手成型机怎么办理报关手续

求各位大神鉴别一下，昨天在唯品会才买的nike女鞋，不会辨真假。求高手帮忙，小女子在此谢过。

小明在做“探究通过导体的电流与电阻的关系”的实验中，采用了如图所示的电路图．（1）请按照电路图，用

如何添加真机调试的iOS设备

之什什也四字成语大全

如何从杭州萧山机场到杭州滨江区伟业路，打的的话要多少钱。不打的的话，有什么走法？

自古以来，有不少文人骚客吟诵黄河，赞美黄河。请写出关于黄河的古今诗词至少四联。

10除以5等于几分之几

欢乐斗地主里面人物换了以后级别变吗?

深圳华控物联科技有限公司怎么样？

汇编语言 和 Verilog HDL 语言是谁发明的？

汇编语言和 Verilog HDL 语言是谁发明的？